MEMORY UNIT

Patent Number: JP54137246

Publication date: 1979-10-24

Inventor(s): KUMAGAI YUTAKA

Applicant(s):: OKI ELECTRIC IND CO LTD

Requested Patent: JP54137246

Application Number: JP19780044126 19780417

Priority Number(s):

IPC Classification: G11C11/34; G11C7/00

EC Classification:

Equivalents: JP1142317C, JP57036672B

Abstract

PURPOSE To reduce the number of the power terminals as well as to lower the power consumption at the memory holding time by connecting the memory cell part and the peripheral circuit part to the same power source and then applying the voltage only to the memory cell part at the time of low power voltage with no power applied to the periphery circuit part through a control circuit provided newly. CONSTITUTION:In the memory to hold the memory information with the low power voltage, memory part 11 and memory peripheral part 12 are connected to the same power source V5, and transistor TrQ1 to supply the power to part 12 is connected in series between part 12 and V5. Also, the gate of TrQ1 and V5 are connected to power supply control circuit 13 to receive the control of driver TrQ2 and Q3 connected to power source V5 via resistance R1 and R2 provided at circuit 13. Thus, TrQ3 is made conducting with TrQ2 made nonconducting when the voltage is lowered at reference potential point P4 which is detected via TrQ4-Q6 plus resistance R3, and the low voltage is applied only to part 11. At the same time, the voltage to be applied to part 12 is cut off by TrQ1.

Data supplied from the esp@cenet database - I2

E THE CONTROL OF THE PROPERTY OF THE PROPERTY

19日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報 (A)

昭54-137246

⑤ Int. Cl.²G 11 C 11/34G 11 C 7/00

識別記号 ②日本分類

97(7) C 13 97(7) C 1 庁内整理番号 7010-5B 7368-5B ❸公開 昭和54年(1979)10月24日

発明の数 1 審査請求 未請求

(全 4 頁)

砂記憶装置

願 昭53-44126

②特②出

願 昭53(1978) 4月17日

⑫発 明 者 熊谷豊

東京都港区虎ノ門1丁目7番12

号 沖電気工業株式会社内

切出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

個代 理 人 弁理士 鈴木敏明

明 細 鲁

1. 発明の名称

記憶装置

2. 特許請求の範囲

低電源電圧で記憶情報の保持が可能なメモリに 於て、メモリセル部とメモリ周辺回路部を同一電 源に接続し且つ低電源電圧時にはメモリセル部に のみ低電源電圧が印加され、メモリ周辺回路部に は印加されないような制御回路を備えたことを特 徹とする記憶装置。

3. 発明の詳細な説明

本発明は低電源電圧により記憶情報の保持が可能な記憶装置の電圧付加方式に関する。

一般に特別な電子のトラップ構造等を持たない 半導体メモリは揮発性である為、電源の切断半ともといる。その記憶情報は失われる。そのような半導は メモリを不揮発性メモリと同等に取り扱う手段と して低電源電圧により記憶情報の保持を可能と しめる方法があり、それらに使用されるデバイスと、 としては広範囲な電源電圧に対し動作可能なと、 又低消費電力であるととが不可欠である。

従来との種の低電源電圧によるパックアップメ モリとして相補型の絶級ゲート型電界効果トランスタと称す)なるとかす。 が主流をしめていたが、最近になつてNチャは、かいモストランスタにおいてもそのような試を ルモストランスタにおいてもそのは源電圧を ないたいた。その一例はメモリの電源系統 数にし、周辺回路部とメモリセル部との電源系統 を分離する方法である。

従来の低電源電圧により記憶情報の保持が可能なメモリの概念図を第1図に示す。共通の電源電圧V,がメモリセル部1と周辺回路部2に接続されている。との方式では電源電圧V,が低レベルとなる記憶情報の保持時においてもメモリ全体への電流供給が必要となる。

次に従来の改良された上記メモリの概念図を第2図に示す。ここではメモリセル部3の電源電圧 V:と周辺回路部4の電源電圧V。とは各々独立である。通常メモリ動作時には電源電圧V。及びV。にはそれぞれ同電位(たとえば5V)が加え

しかしながら、との方式においては電源電圧の 増加にともないメモリの端子数が増し、又外部か らの電源電圧制御の煩わしさが生する。

本発明の目的は、電源端子の増加及び外部からの電源切り換えの為の制御をも必要としない記憶情報保持時における低消費電力のメモリを提供することにある。

又本発明の他の目的は、 低電源電圧により記憶 情報の保持が可能な高速メモリを提供することに ある。

(3)

V。 にそのまま接続されている。トランツスタ Q: は電源供給のスイッチ用であり 定際には複数 にて構成されているが、ドレインは電源電圧V。 に、ソースは各周辺回路部12の電源入力点P! に結ばれている。又トランツスタQ! のゲートは 電源制御回路13からの出力点P! に接続されて いる。 第3回に示したようにトランツスタQ! は 周辺回路部12とアースとの間に設置されても零 わない。

トランジスタQ:,Q:は電源制御回路13内のドライバトランジスタであり、ドレインは各々負荷抵抗 R:,R:を通じ電源電圧 V:に接続され、ソースは接地されている。又トランジスタQ:のドレインは電源制御回路13の出力 P:となる。トランジスタQ:のゲートにはトランジスタQ:のドレインを結び節点 P:とする。

トランジスタ Q 。 , Q 。 , Q 。 は 基準 電圧 発生 用であり、トランジスタ Q 。 の ゲート 及び ドレイ ンをトランジスタ Q 。 の ソース に 結び、 トランジ スタ Q 。 の ゲート 及び ドレイン を トランジスタ 特開昭54-137246(2)

第3回は本発明の特徴をもつとも良く表わすメモリの権成回である。メモリセル部5はメモリの電源電圧 V。にそのまま接続されているが、周辺回路部6又は1は電源側あるいはアース側との間に電源供給スインチ回路8及び9は電源制御回路10によつてコントロールされている。

通常メモリ動作時には、電源電圧V、は高レベンのであり電源制御回路10によりで供給ストロ路8、9は導通状態の保証のでは、電圧V、が低レベルに切り換え気が関係をではできた。の保持時には電源電圧V、はませんが可能となる。

第4回は本発明の回路方式に適する代表的な回路例である。モストランジスタは全てNチャンネルエンハンスメント型として説明する。

第3図と阿様にメモリセル部11は電源電圧

(4)

Q。のソースに結び、トランジスタQ。のゲートとドレインを電源電圧V。に接続する。トランジスタQ。のゲートに接続する。トランジスタQ。のゲートに結び、又抵抗R。を通して接地する。抵抗R:、R2、R3は電源制御回路I3の消費電力を低減させる為にも1 MΩ程度の高抵抗ない。これはメモリセル部の各セルの負荷をポリシリコンによる高抵抗で、生成する場合、同時に作ることが可能である。容量Cは節点P:の浮遊容量とする。

通常電源電圧 V。 が高レベル(たとえば 5 V 付近)の時、節点 P。 の電位はトランジスタ Q。 のほ は は トランジスタ Q。 を 導通 古るように 設計し、節点 P。 の電位は低レベルに もりトランジスタ Q。 を 導通 状態に し、 周辺回路部12 に 電源電圧 V。 を 供給する。

今、電源電圧V, が記憶情報保持モードとなり、 低電圧レベル(たとえば 1.5 V ~ 3 V) に降下し たとする。この時トランジスタQ・ , Q , , Q , により節点P・ の電位も同様に降下しトランジスタQ , のしきい値電圧よりも低くトランジスタQ , は非導通となり、節点P , は電源電圧 V , と同電位となる。

低電圧レベルとはいえこの電位はトランシスタ Q 2 を導通させるには十分であり従つて節点 P 2 は低レベルとなりトランシスタ Q : を非導通状態 にし周辺回路部 1 2 への電源の供給はしや断される。

これにより低電源電圧による記憶情報保持モードでの電源供給はメモリセル部11へのみとなり 低消費電力化が可能となる。

第5図は第4図における各点のタイミングチャートの一例である。一般に電源電圧V。の記憶情 酸保持モードへの切換え及び通常物作モードへの 復帰は解時にて行われるが、

システム上の電源ラインの浮遊容量の為その変化はなだらかなカープを描く。記憶情報保持モードへの移行は時間 t. より始まり電源限圧 V, の

持が可能なメモリの概念図、

第2回は従来の改良された低電源電圧により記憶情報の保持が可能なメモリの概念図、

第4図は本発明の回路方式に適する代表的な回路例を示す図、

第 5 図は第 4 図におけるタイミングチャートの 一例である。


5 … メモリセル部、 6 , 7 … 周辺回路部、 8 , 9 … 電源供給スインチ回路、 1 0 …電源制御回路、 1 1 … メモリセル部、 1 2 … 周辺回路部、 1 3 … 電源制御回路、 P, ~ P, … 節点、 Q, ~ Q。 … モストランジスタ、 R, ~ R, … 抵抗、 C … 容量、 t, ~ t, …時間、 V, , V。 …電源電圧。


特許出顧人 沖飢気工業株式会社 代 理 人 鈴 木 敏 明 特明昭54-137246(3)

本発明の電源制御回路は、ピン数を減少させる
ととが可能となり、それぞれの電源スインチ回路
に合わせ自由に設計することができる。 又この方式が従来の改良された方法と同様低電源電圧により記憶情報の保持が可能にもかかわらず周辺回路
の高遠化が可能なことは容易に理解されよう。


4. 図面の簡単な説明

第1図は従来の低電源配圧により記憶情報の保 (8)





第4 図




(9)

特開昭54-137246(4)

手続補正書(自発)

53.3.8 昭和 年 月 日

第 5 図



特許庁長官 殿

1 事件の表示

昭和53年 特 許 願第 0 4 4 1 2 6 号

2 発明の名称

記憶装置

3 補正をする者

事件との関係

特許出願人 東京都港区虎ノ門1丁目7番12号

住 所(〒105) 名 称(029)

沖電気工業株式会社

代表者

取締役社長 三 宅 正 男

4 代理人

居 所(〒105)

東京都港区虎ノ門1丁目7番12号

氏 名(6892)

中電気工業株式会社内 弁理士 鈴木 敏 明

電話 501-3111 (大代表)

5. 補正の対象 図面中「第5図」

: 5% 6, 8

6. 補正の内容 第5図を別紙のとおり補正する。

第 5 図

